职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
岗位职责: 1、根据系统需求,制定模块设计方案,微架构,??镽TL实现 2、搭建??榉抡嫫教?,完成仿真测试 3、参与数字前端设计流程,配合后端工程师完成时序收敛及所有流片前的规则检查 4、持续提升设计质量,包括面积,功耗,时序优化 任职要求: 1、精通Verilog设计语言,熟悉芯片设计方法学,精通低功耗设计,可靠和可测性设计 2、熟悉主流EDA工具,理解逻辑综合、Floorplan、布局布线、时序分析、功耗分析等 3、加分项:有成功流片经验,系统架构 4、加分项:熟悉SystemVerilog/ UVM等验证知识,熟悉C/C ,熟悉脚本语言
工作地点
地址:北京海淀区北京市海淀区软件园4号路中科大洋大厦


职位发布者
朱女士/..HR
锐仕方达

-
请选择
-
公司规模未知
-
公司性质未知
-
北京市昌平
相似职位
-
武侯区保利中心直聘骑手6000-15000 面议襄都区 应届毕业生 不限成都泰便利电子商务有限公司
-
五险一金双休八小时工作制4k 4000-6000元襄都区 应届毕业生 不限动力谷(北京)产业咨询服务有限公司
-
消防工程师 5000-8000元沙河市 应届毕业生 本科邢台智信高级中学有限公司
-
招聘焊工 五险 包住 面议襄都区 应届毕业生 不限河北创力机电科技有限公司
-
邢台中支银行保险部-服务专员岗 2000-4000元信都区 应届毕业生 大专太平人寿保险有限公司河北分公司
-
后备干部、高级养殖技工 10000-12000元宁晋县 应届毕业生 不限广东湛江雷州牧原农牧有限公司